2022.10.06
最小要素のチップレット集積技術を開発
広帯域接続と集積規模のスケーラビリティを実現
東京工業大学 科学技術創成研究院 未来産業技術研究所の栗田洋一郎 特任教授と共同研究企業による研究チームは、“Pillar-Suspended Bridge (PSB)”と呼ぶ技術を用いたチップレット集積技術を開発した。本技術は、今後の大規模なチップレット集積に求められる、広帯域のチップ間接続性能、チップレット集積規模の拡大といった要求を、最小限の構成と製造プロセスで実現するものである。
チップ間の広帯域接続には微細な“MicroPillar”を経由したシリコン・ブリッジ接続構造と、“All Chip-last”と呼ぶ製造プロセスを特徴としており、これらの構造とプロセスは、チップレット集積に求められる要求を最もシンプルな形で提供するものといえる。本技術は、今後の鈍化が見込まれる微細化に代わって、今後の半導体集積回路システム技術の進化を加速していくことが期待される。
本研究は10月1日に設立されたチップレット集積プラットフォーム・コンソーシアム（後述）に先駆け、アオイ電子株式会社、他4社と共同で実施されたもので、成果の詳細は10月3日（月）21時（日本時間）から開催される米国ボストンでの国際会議IMAPS 2022で発表される。
また、チップレット集積プラットフォーム・コンソーシアムは、東京工業大学の他、大阪大学産業科学研究所（菅沼克昭 特任教授／大阪大学名誉教授）、東北大学（福島誉史 准教授）を中心とし、企業32社が共同研究や協賛として参加予定（2022年9月現在）で、三次元集積技術、光集積技術などを含む、チップレット集積プラットフォーム技術全般の研究を対象としている。
